BEST AVAILABLE COPY

Family list
1 family member for:
JP5095115
Derived from 1 application.

1 MANUFACTURE OF MOS TRANSISTOR Publication info: JP5095115 A - 1993-04-16

Data supplied from the esp@cenet database - Worldwide

# DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

04103415 \*\*Image available\*\*

5 MANUFACTURE OF MOS TRANSISTOR

PUB. NO.: **05-095115** [JP 5095115 A]

PUBLISHED: April 16, 1993 (19930416)

INVENTOR(s): OONO AKIKAZU

10 IZUMI KATSUTOSHI

APPLICANT(s): NIPPON TELEGR & TELEPH CORP <NTT> [000422] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.: 03-278913 [JP 91278913]

FILED: October 01, 1991 (19911001)

15 INTL CLASS: [5] H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 1415, Vol. 17, No. 444, Pg. 15,

August 16, 1993 (19930816)

# **ABSTRACT**

PURPOSE: To manufacture a finned MOS transistor having good electrical properties by using a general-purpose ion implantation device.

25

20

CONSTITUTION: When an MOS transistor having stepped impurity concentration gradient between a drain region and a channel region, a first polycrystalline silicon electrode 6 is formed as a gate electrode and then ion implantation of impurities is carried out at a low implantation amount using it as a mask. A polycrystalline silicon film 10 is deposited while

AFST AVAILABLE COPY

making a side of the first polycrystalline silicon electrode 6 exposed and then a second polycrystalline silicon electrode 11 which is directly connected at a side of the first polycrystalline silicon electrode 6 is formed by remaining by anisotropic etching of the polycrystalline silicon film 10. Thereafter, ion implantation of impurities is carried out again at a high implantation amount using first and second polycrystalline silicon electrodes 8, 11 as a mask. Source and drain regions 7, 8 of low impurity concentration are formed by the two ion implantations immediately below the second polycrystalline silicon electrode 11.

(51) Int. Cl. 5

識別記号

FI.

H01L 29/784

8225-4M

H01L 29/78

301

審査請求 未請求 請求項の数1

(全5頁)

(21)出願番号

特願平3-278913

(22)出願日

平成3年(1991)10月1日

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72)発明者 大野 晃計

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内

(72)発明者 泉 勝俊

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内


(74)代理人 弁理士 山川 政樹

# (54) 【発明の名称】 MOSトランジスタの製造方法

## (57)【要約】

【目的】 汎用のイオン注入装置を用いて電気的特性に 優れた微細化MOSトランジスタを製造する。

【構成】 ドレイン領域とチャネル領域との間に段状の不純物濃度勾配を持つMOSトランジスタを製造する際、ゲート電極としての第1の多結晶シリコン電極6を形成した後、これをマスクとして低注入量で不純物をイオン注入する。そして第1の多結晶シリコン電極6の側面を露出させた状態で多結晶シリコン膜10の異方性エッチングにより、第1の多結晶シリコン電極6の側面で直接連接させた第2の多結晶シリコン電極6の側面で直接速さる。その後、第1と第2の多結晶シリコン電極6,11をマスクとして高注入量で不純物を再びイオン注入する。これら2回のイオン注入によって、第2の多結晶シリコン電極11の直下に低不純物濃度のソース及びドレイン領域7,8を形成する



**BEST AVAILABLE COPY** 

# 【特許請求の範囲】

少なくともドレインの領域とチャネル領 【請求項1】 域との間に段状の不純物濃度勾配を持たせた構造のMO Sトランジスタを製造する工程において、

ゲート電極としての第1の多結晶シリコン電極を形成し た後、これをマスクとして比較的低注入量で不純物をイ オン注入し、

その後、該第1の多結晶シリコン電極の側面を露出させ た状態で多結晶シリコン膜を堆積し、

その後、該多結晶シリコン膜の異方性エッチングによ り、第1の多結晶シリコン電極の側面で直接連接された 第2の多結晶シリコン電極を残存的に形成し、 いいい しかる後、第1と第2の多結晶シリコン電極をマスクと して比較的高注入量で不純物を再びイオン注入し、 これら2回のイオン注入によって、第2の多結晶シリコ ン電極の直下に低不純物濃度のドレイン領域を形成する ことを特徴とするMOSトランジスタの製造方法。

#### 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、不純物濃度に勾配を持 20 たせたドレイン領域を有する微細化MOSトランジスタ の製造方法に関するものである。

## [0002]

【従来の技術】図2に、本発明が対象とする微細化MO Sトランジスタの構造例として、nチャネルMOSトラ ンジスタの断面構造を示す。また、図3の(a)~(d)に従 来技術による該nチャネルMOSトランジスタの製造工 程を示す。ここでは、初めに図2に示すnチャネルMO Sトランジスタの構造的な特徴を述べ、図3を用いて従 来の製造方法を概説する。

[0003] 図2は、SOI (Silicon on Insulator) 基板上に製造したnチャネルMOSトランジスタをソー ス電極とドレイン電極が向かい合う方向に壁開したとき に現れる断面構造を示す。ここで、1は単結晶シリコン 基板、2はこのシリコン基板1上の埋め込みシリコン酸 化膜、4はゲート用シリコン酸化膜、6はゲート用の多 結晶シリコン電極である。7と12はそれぞれ低及び高 不純物濃度のソース領域、9はチャネル領域、8と13 はそれぞれ低及び高不純物濃度のドレイン領域、14は パッシベーション膜、15と16はそれぞれソース電極 とドレイン電極である。

【0004】図2に示すnチャネルMOSトランジスタ において、構造的特徴は低不純物濃度のソース領域7と ドレイン領域8が共にゲート用の多結晶シリコン電極6 の直下に埋め込まれていることにある。このような構造 であるために、ドレイン接合近傍での電界強度を大幅に 低減でき、その結果、ソース・ドレイン間耐圧の増大と ホットキャリア耐性の向上を図れる。更にオン状態で は、ソース領域7とドレイン領域8との上面に蓄積層が 誘起されることになり、これらの領域でのシリーズ抵抗 50 は相当小さくなる。従って、ドレイン電流の大幅な低下 と言った問題もない。このような特長から、図2に示す nチャネルMOSトランジスタは将来の微細化MOS素 子の候補として注目されている。

【0005】なお、電気的特性の詳細については、公知 文献 (Tehnical Digest of International Electron De vices Meeting [Y. Yamaguti et al., "Structure Desig n for Submicron MOSFET on Ultra Thin SOI," Technic al Digest of InternationalElectron Devices Meetin g, pp. 591-594, 1990.]、または1991 Symposium on VLS I Technology [M. Shimizu et al., "Scalability and Operating Voltage of Gate/N Overlap LDD in Sub-hal f-micron Regime," Digest of 1991 Symposium on VLS Technology. pp. 47-48, 1991.]) に開示されている。 【0006】次に図3の(a)~(d)を用いて、従来技術に よるnチャネルMOSトランジスタの製造方法を説明す る。まず図3(a)に示すように、p形単結晶シリコン基 板1と厚さ100nm前後の埋め込みシリコン酸化膜2と厚 さ100nm 前後のp形単結晶シリコン層とが順次に積層さ れた構造のSOI基板を出発基板として、該単結晶シリ コン層を島状に加工し、単結晶シリコン島3を形成す

【0007】その後、単結晶シリコン島3の表面を熱酸 化して例えば15nm厚のゲートシリコン酸化膜4を形成 し、続いて減圧CVD法で多結晶シリコン膜を300nm 前 後の厚さに堆積する。その後、パターン化したレジスト 17をマスクとして該多結晶シリコン膜を例えばECR (Electron Cyclotron Resonance) エッチング法で加工 し、ゲート電極としての多結晶シリコン電極6を形成す る。

【0008】次に図3(b) に示すように、多結晶シリコ ン電極6をマスクとして砒素またはリンのイオン注入を 行い、低不純物濃度のソース領域7とドレイン領域8を 形成する。このとき、斜めのイオン注入が可能である特 殊なイオン注入装置を用いてイオンビームの入射角を土 45度前後に設定し、ソース領域7とドレイン領域8の 両先端が多結晶シリコン電極6の直下に埋め込まれた構 造とする。但し同図中符号22は斜めイオン注入による イオンピームを表している。なお、ソース領域7とドレー イン領域8に挟まれたp形シリコン領域がチャネル領域 9となる。

【0009】次に図3(c) に示すように、多結晶シリコ ン電極6をマスクとして再び砒素またはリンのイオン注 入を行い、高不純物濃度のソース領域12とドレイン領 域13を形成する。但し、このときにはイオンピーム2 1の入射角が7度前後であるため、汎用のイオン注入装 置が使用できる。

【0010】次に図3(d)に示すように、厚さ300nm前後 のパッシペーション膜14を堆積し、さらに電極コンタ クトを窓開して、最後にソース電極15とドレイン電極

30

【0017】更にこのシリコン窒化膜5をマスクとして 前記多結晶シリコン膜をECRエッチング法で加工し、 ゲート電極としての多結晶シリコン電極6を形成する。 なおECRエッチングの際、使用するガスとしてO.と C1.との混合ガスを用いれば、多結晶シリコンのエッ チングレートをシリコン酸化膜のそれよりも100 倍程度 大きくできる。このために、多結晶シリコン電極6の加 工後にその周囲に露出したゲートシリコン酸化膜4の膜 厚は、ECRエッチングで殆ど減少しない。

【0018】次に図1(b) に示すように、多結晶シリコ ン電極6をマスクとして砒素またはリンのイオン注入を 行い、低不純物濃度のソース領域7とドレイン領域8を・ 形成する。この際、イオンピーム21の入射角は0度前 後でよく、従来技術におけるような特殊なイオン注入装 置は必要としない。なお、多結晶シリコン電極6の直下 に位置するp形シリコン領域がチャネル領域9となる。 【0019】次に図1(c) に示すように、多結晶シリコ ン電極6の側面が露出した状態で多結晶シリコン膜10 を例えば300nm の厚さに堆積する。この多結晶シリコン 膜10は多結晶シリコン電極6の側面で直接連接され、 導通状態になっている。

【0020】次に図1(d) に示すように、多結晶シリコ ン膜10を再びECRエッチング法で除去し、多結晶シ リコン電極6の両側面に直接連接した第2の多結晶シリ コン電極11を残存的に形成する。 続いてシリコン窒化 膜5を熱リン酸水溶液で除去し、更に多結晶シリコン電 極6と11をマスクとして再び砒素またはリンのイオン 注入を行い、高不純物濃度のソース領域12とドレイン 領域13を形成する。このために低不純物濃度のソース 領域7とドレイン領域8の幅は、上記工程(同図(c)) で堆積した多結晶シリコン膜10の膜厚によって制御性 よく決定されることになる。

【0021】次に図1(e)に示すように、厚さ300nm前後 のパッシベーション膜14を堆積し、更に電極コンタク トを窓開し、最後にソース電極15とドレイン電極16 を形成して本発明の製造方法に基づくnチャネルMOS トランジスタが完成する。

【0022】このように本実施例の方法によると、通常 のイオン注入による自己整合法を製造プロセス導入する ことにより、特殊な製造装置を用いることなく微細化M OSトランジスタが得られる。また、低不純物濃度のソ ース領域7とドレイン領域8がゲート用の多結晶シリコ ン電極6つまり第2多結晶シリコン電極11の直下に埋

16を施して従来の製造方法に基づくnチャネルMOS トランジスタが完成する。

#### [0011]

【発明が解決しようとする課題】ところで、上記の製造 方法で最も重要な工程は低不純物濃度のソース領域7と ドレイン領域8を形成する工程(図3(b))であり、斜 めイオン注入が可能となる特殊なイオン注入装置を使用 している。このイオン注入装置は単結晶シリコン基板を 保持するウェハーホルダーに特長があり、イオン注入時 にピームの入射角を常に一定に保つため、このウェハー 10 ホルダーは複雑な回転運動をする。このような特殊なイ オン注入装置を使用することから、上述した従来の製造 方法は汎用性に欠けるという問題点があった。

【0012】本発明は以上の点に鑑み、上記のような課 題を解決するためになされたもので、その目的は、汎用 のイオン注入装置を用いて電気的特性に優れた微細化M OSトランジスタを製造することにある。

## [00.13]

【課題を解決するための手段】上記の目的を達成するた め本発明は、少なくともドレインの領域とチャネル領域 20 との間に段状の不純物濃度勾配を持たせた構造のMOS トランジスタを製造する工程において、ゲート電極とし ての第1の多結晶シリコン電極を形成した後、これをマ スクとして比較的低注入量で不純物をイオン注入する。 そして第1の多結晶シリコン電極の側面を露出させた状 態で多結晶シリコン膜を堆積し、続いてこの多結晶シリ コン膜の異方性エッチングにより、第1の多結晶シリコ ン電極の側面で直接連接させた第2の多結晶シリコン電 極を残存的に形成する。その後、第1と第2の多結晶シ リコン電極をマスクとして比較的高注入量で不純物を再 30 びイオン注入することにより、これら2回のイオン注入 によって、第2の多結晶シリコン電極の直下に低不純物 濃度のドレイン領域を形成するものである。

## [0014]

【作用】したがって本発明によれば、自己整合法を製造 プロセスに導入することによって、特殊な製造装置を用 いることなく、微細化MOSトランジスタを実現するこ とができる。

## [0015]

【実施例】以下、本発明による微細化MOSトランジス 40 タの製造方法の実施例を図1(a)~(e) に示す図面に基 づいて詳述する。説明では、便宜上nチャネルMOSト ランジスタを想定して述べるが、pチャネルMOSトラ ンジスタでも不純物のタイプが異なるだけで本質的には 同じであり、これも当然本発明に含まれる。

【0016】図1(a)に示すように、p形単結晶シリコ ン基板1と厚さ100nm前後の埋め込みシリコン酸化膜2 と厚さ100nm 前後のp形単結晶シリコン層とが順次に積 層された構造のSOI基板を出発基板として、まずこの 単結晶シリコン層を島状に加工し、単結晶シリコン島 3 50 を形成する。その後、単結晶シリコン島3の表面を熱酸

め込まれているので、上述した従来の素子構造と同様に、ドレイン接合近傍での電界強度を大幅に低減できるとともに、それらソース領域7,ドレイン領域8間でのシリーズ抵抗を相当小さくできるなどの利点を有する。

【0023】なお、上述した実施例では第2の多結晶シリコン電極11の直下に低不純物濃度のソース及びドレイン領域7,8を形成する場合について述べたが、本発明はこれに限らず、低不純物濃度のドレイン領域のみを形成しても、上記実施例と同様の効果が得られる。また本発明は、埋め込みSOI基板以外にバルク構造のMO10Sトランジスタにも同様に適用可能である。

#### [0024]

【発明の効果】以上説明したように、本発明によるMOSトランジスタの製造方法では以下のような優れた効果がある。

- (1)現在のLSI製造プロセスで多用されている製造装置を使用するため、製造方法に汎用性がある。
- (2)電気的特性を左右する低不純物濃度のソース領域、 ドレイン領域を自己整合法で形成するため、電気的特性 の分散つまりバラツキが極めて小さい微細化MOSトラ 20 ンジスタを製造することができる。

## 【図面の簡単な説明】

【図1】本発明に係わるMOSトランジスタの製造方法

の一実施例を示す工程断面図である。


【図2】本発明が対象とするnチャネルMOSトランジスタの構造断面図である。

【図3】従来技術での製造工程を示すnチャネルMOSトランジスタの工程断面図である。


## 【符号の説明】

- 1 単結晶シリコン基板
- 2 埋め込みシリコン酸化膜
- 3 単結晶シリコン島
- 0 4 ゲート用シリコン酸化膜
  - 5 シリコン窒化膜
  - 6 多結晶シリコン電極
  - 7 低不純物濃度のソース領域
  - 8 低不純物濃度のドレイン領域
  - 9 チャネル領域
  - 10 多結晶シリコン層
  - 11 多結晶シリコン電極
  - 12 高不純物濃度のソース領域
  - 13 高不純物濃度のドレイン領域
  - 14 パッシペーション膜
  - 15 ソース電極
  - 16 ドレイン電極

【図2】



[図3]



[図1]

